DVB-C 방송 텔레비전 시스템의 현재 전송 인터페이스에는 두 가지 MPEG-2 비디오 전송 인터페이스 표준이 있습니다. 비동기 직렬 인터페이스 표준 ASI와 동기 병렬 인터페이스 SPI입니다. SPI에는 총 11개의 유용한 신호가 있으며 각 신호를 25개의 신호로 구분하여 전송 간섭 방지 기능을 향상시킵니다. 물리적 링크에서 DB11에 의해 전송되기 때문에 연결이 많고 복잡하며 전송 거리가 짧고 실패하기 쉽다. 그러나 SPI는 처리가 간단하고 확장성이 뛰어난 병렬 2비트 신호입니다. 따라서 일반 MPEG-11 비디오 인코더의 출력과 비디오 디코더의 입력은 모두 표준 병렬 XNUMX비트 신호입니다. ASI는 전송을 위해 동축 케이블만 필요한 직렬 전송을 사용하며 연결이 간단하고 전송 거리가 깁니다. SPI와 ASI의 장단점에 따라 전송 신호의 SPI와 ASI를 변환할 필요가 있다.
1 SPI 신호 구조
병렬 전송 시스템(SPI)은 클록 신호, 8비트 데이터 신호, 프레임 동기 신호(PSYNC) 및 데이터 유효 신호(DVALID)를 포함한다. 프레임 동기 신호는 TS 패킷의 동기 바이트 047H에 해당한다. DVALID 신호는 TS 패킷의 길이를 188바이트 또는 204바이트로 구분하기 위해 사용된다. TS 패킷 길이가 188바이트일 때 DVALID 신호는 항상 하이이고 모든 신호는 클록 신호와 동기화된다. SPI 데이터 형식은 그림에 나와 있습니다.
2 ASI 인터페이스
ASI 전송 스트림은 데이터 속도가 다를 수 있지만 전송 속도는 270Mbps로 일정하므로 ASI는 MPEG-2 데이터를 다른 속도로 보내고 받을 수 있습니다. ASI 전송 시스템은 계층 구조입니다. 최상위 레이어와 두 번째 레이어는 MPEG-2 표준 ISO/IEC 13818-(Systems)을 사용하고, 0번째와 1번째 레이어는 ISO/IEO CD 14165-1을 기반으로 한 FC 파이버 채널입니다. FC는 다양한 물리적 전송 매체를 지원하며 이 솔루션은 동축 케이블 전송을 사용합니다.
먼저, 패킷과 동기화된 MPEG-8 전송 패킷의 2비트 코드워드를 10비트 코드워드로 변환합니다. 그런 다음 병렬/직렬 변환에서 새로운 워드가 입력되어야 하고 데이터 소스가 아직 준비되지 않은 경우 ASI의 고정 전송 속도 28.5Mbps를 달성하기 위해 A K270 동기화 워드를 삽입해야 합니다. 결과 직렬 비트 스트림은 버퍼/드라이브 회로 및 커플링 네트워크를 통해 동축 케이블 커넥터로 전송됩니다. 동기화 코드 단어를 삽입하는 방법에는 세 가지가 있습니다. 전송 코드 스트림의 단일 바이트는 앞과 뒤에 동기화 단어가 될 수 없습니다. 전송 코드 스트림의 단일 바이트는 앞뒤에 동기화 단어여야 합니다. 또는 둘의 조합.
동축 케이블에 도착한 수신 데이터는 먼저 커넥터 및 결합 네트워크를 통해 클록 및 데이터 복구 회로에 결합된 다음 직렬/병렬 변환을 수행해야 합니다. 바이트 동기화를 복구하기 위해 ASI 디코더는 먼저 K28.5 동기화 워드를 검색해야 합니다. 동기화 워드가 검색되면 후속 수신 데이터에 대한 경계가 구분되어 디코더 출력 바이트의 올바른 바이트 배열을 설정합니다. 마지막으로 10/8비트 변환을 수행하여 패킷 동기화된 MPEG-2 TS 코드 스트림 데이터를 복원합니다. 그러나 K28.5 동기화 워드는 유효한 데이터가 아니므로 디코딩 중에 삭제해야 합니다.
3 ASI 인터페이스 구현 방식
이 방식에서 MPEG-2 TS 코드 스트림은 SPI 표준을 준수하는 병렬 2비트 신호를 출력하는 단일 칩 MPEG-86390 인코더 MB11에 의해 제공되며 TS 패킷 길이는 188바이트입니다. SPI/ASI 변환 방식에서 cypress 회사 cyb923/cyb933 칩, 비동기식 FIFO 및 논리 프로그래머 CPLD가 주로 사용됩니다.
cyb923은 주로 코드워드의 8/10비트 변환을 실현하고 동기화 워드 K28.5 및 병렬/직렬 변환을 삽입합니다. ASI의 전송 속도는 270MHz로 일정하고 입력 MPEG-2 TS 코드 속도가 다르기 때문에 FIFO를 사용하여 속도 일치를 달성하려면 입력 SPI 데이터인 FIFO와 cyb923 간의 통신을 논리적으로 제어해야 합니다. 포괄적인 성능, 가격 및 프로그램 복잡성을 고려하여 이 솔루션은 xilinx의 CPLD 로직 프로그래머 XC95108을 사용합니다. VHDL 프로그래밍은 논리 제어를 실현하는 데 사용됩니다. ASI의 디코딩도 유사한 프로세스이며 cyb933은 주로 10/8Bit 변환, 동기화 워드 K28.5 제거 및 직렬-병렬 변환을 실현합니다.
3.1 ASI 인코딩
ASI 인코딩 과정에서 MPEG-2 TS의 188비트 데이터와 923비트 TS 전송 클럭만이 CPLD에 입력된다. 이 방식에서 TS 형식은 923바이트이고 데이터 유효 신호 DVALID는 항상 높기 때문에 CPLD는 이 신호를 무시하고 TS 코드 스트림의 동기화 헤더에 신경 쓰지 않고 TS 코드 스트림 데이터만 수신합니다. PSYNC 프레임 동기화 신호도 무시됩니다. CPLD는 수신된 데이터를 TS 코드 속도 클록으로 FIFO에 씁니다. FIFO가 half-ful일 때 CPLD는 FIFO의 half-full 신호를 수신하고 CPLD는 FIFO 읽기 신호를 cyb27으로 보냅니다. cyb923은 923Mbps에서 FIFO의 데이터를 읽습니다. CPLD가 cyb2에 대해 카운트하여 FIFO 데이터의 특정 양을 읽을 때 CPLD는 FIFO가 비어 있는 것을 방지하기 위해 cyb27에 FIFO를 읽을 수 없는 신호를 보냅니다. MPEG-8 전송 코드 속도의 최대 병렬 속도는 3.375/27=7202Mbps이고, 읽기 FIFO 속도는 923Mbps이므로 FIFO가 오버플로되지 않습니다. 지연을 고려하여 이 프로그램은 더 작은 용량의 FIFO28.5를 사용합니다. cyb270은 28.5Mbps의 고정 전송 속도를 유지하기 위해 FIFO를 읽을 수 없을 때 ASI 코드 스트림을 K28.5로 채웁니다. 마지막으로 직렬 데이터는 구동 후 동축 케이블로 전송할 수 있습니다. 이 솔루션에서 동기화 워드 KXNUMX의 삽입은 전송 코드 스트림의 단일 바이트 전후에 KXNUMX 동기화 워드 방법을 채택합니다. 다른 두 가지 방식에 비해 이 방식은 판단과 처리가 비교적 간단합니다.
3.2 ASI 디코딩
ASI의 수신단에서 입력된 ASI 코드 스트림은 균등화되어 cyb933 칩에 입력됩니다. 먼저 내부 클록 위상 고정 루프에 의해 ASI 코드 스트림 클록을 잠그고 동기화 워드 K28.5를 감지합니다. 그것을 찾은 후 ASI 비트 스트림 시퀀스가 결정되고 직렬/병렬 변환이 수행됩니다.
K28.5가 감지되었음을 알 수 있습니다. 즉, 바이트 정렬은 ASI 디코딩의 중요한 전제 조건이므로 cyb933은 바이트 동기화를 감지하는 방법 집합을 정의합니다. 전송 오류 및 기타 이유로 잘못된 K28.5가 발생할 수 있음을 고려하여 cyb933은 28.5바이트 확인 방법을 채택합니다. 즉, 연속된 두 바이트는 모두 K16이고 바이트 동기화가 확인된 다음 일반 싱글바이트 디코딩 상태에 들어갑니다. 디코딩 상태에서 CPLD가 64개의 디코딩된 바이트 중 933바이트를 잘못된 것으로 계산하면 CPLD는 cyb933에 정보를 보내야 하며 cybXNUMX이 바이트를 다시 동기화해야 합니다.
바이트 동기화 후 K28.5는 cyb923에 의해 삽입된 동기화 바이트이고 유효한 데이터로 출력될 수 없기 때문에 cyb933은 이러한 동기화 바이트를 자동으로 무시합니다. cyb933이 유효한 데이터를 감지하면 cyb933은 현재 데이터가 유효하다는 표시를 출력합니다. 이 신호가 FIFO에 쓰기에 유효한 것으로 간주되면 FIFO의 데이터는 유효한 데이터여야 합니다. FIFO가 절반이 찼을 때 CPLD가 FIFO의 절반이 가득 찬 신호를 수신한 후 CPLD는 FIFO의 데이터를 읽고 읽은 바이트가 047H인지 여부에 따라 TS 패킷의 동기화 바이트를 결정합니다. TS 패킷의 동기화 워드가 발견되면 해당 프레임 동기화 신호를 복원합니다. 이때, CPLD 카운트(188)는 완전한 TS 패킷을 복원한다. 다음 바이트가 047H가 아니면 입력 데이터가 올바르지 않음을 의미합니다. CPLD는 047H 동기화 워드를 찾을 때까지 이러한 데이터를 폐기합니다. 이 기간 동안 CPLD는 TS 빈 패키지를 출력합니다. 재패킷 동기화 후 CPLD는 정확한 188바이트 MPEG-2 TS 패킷을 계산하고 출력하기 시작하여 SPI의 올바른 11비트 신호를 복구합니다. 마찬가지로 FIFO 데이터를 읽을 수 없는 경우 CPLD는 일정한 출력 MPEG-2 코드 속도를 유지하기 위해 빈 TS 패킷도 출력합니다.
SPI에서 ASI로의 변환 설계에서 비트 오류 문제를 고려하지 않고 SPI 데이터에 대해 ASI 인코딩을 직접 수행합니다. 주요 고려 사항은 SPI 데이터가 장거리 전송 없이 MB390에서 직접 출력되므로 ASI 인코딩 논리 제어의 복잡성을 줄이는 것입니다. ASI 디코딩 과정에서 ASI 데이터는 장거리로 전송되기 때문에 오류 요인을 고려해야 한다. 따라서 바이트 및 패킷의 재동기화 설계가 추가되어 간섭 방지 기능이 향상됩니다. 이 방식은 실제 적용에서 SPI/ASI의 상호 변환을 매우 잘 구현했습니다.
우리의 다른 제품 :
